## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-020147

(43)Date of publication of application: 21.01.2000

(51)Int.CI.

G05F G02F 1/133 G09G 3/20

GO9G 3/36

(21)Application number : 10-195150

(71)Applicant:

CASIO COMPUT CO L'ID

.....

(72)Inventor:

(22)Date of filing:

26.06.1998


**WATANABE KATSUMI** 

#### (54) POWER SOURCE DEVICE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To generate a stable voltage of an accurate value with a low power consumption.

SOLUTION: Divided voltages Vd1 to Vd4 generated by a voltage division circuit 23 are amplified by corresponding pairs of P-type driven operational amplifiers 241P to 244P and N-type driven operational amplifiers 241N to 244N. Output ends of respective pairs of operational amplifiers 241P to 244P and 241N to 244N are connected to common output terminals T1 to T4 through corresponding transistors Tr1 to Tr8. A transistor control circuit 245 alternately turns on/off two of transistors Tr1 to Tr8 which are connected to each of pairs of operational amplifiers 241P to 244P and 241N to 244N, and then, output voltages of P-type driven operational amplifiers 241P to 244P and those of N-type driven operational amplifiers 241N to 244N are alternately selected and are outputted from terminals T1 to T4.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-20147

(P2000-20147A)

(43)公開日 平成12年1月21日(2000.1.21)

50080 AA10 BB05 DD26 EE29 FF03 FF09 JJ02 JJ03 5H430 BB01 BB09 BB11 CC06 EE06 EE09 EE13 FF04 FF12 GG05

HH03 LA22


(51) Int.Cl. <sup>7</sup>		徽別記号	FΙ			テーマコード( <b>参考</b> )	
G05F	1/56	3 1 0	G05F	1/56	310Q	2H093	
					3 1 0 X	5 C 0 O 6	
G 0 2 F	1/133	5 2 0	G 0 2 F	1/133	520	5 C 0 8 0	
G 0 9 G	3/20	6 1 2	G09G	3/20	6 1 2 A	5 H 4 3 0	
	3/36			3/36			
			審查請求	朱簡求	謝求項の数 6	FD (全 9 頁)	
(21)出願番号	<b>特顧平10</b> -195150		(71)出顧人	000001443			
				カシオ計算機株式会社			
(22)出顧日	劫	成10年6月26日(1998.6.26)		東京都沿	6谷区本町1丁目	6番2号	
			(72)発明者	渡辺 3	起		
			東京都八王子市石川町2951番地の5 カシ				
				才計算機株式会社八王子研究所内			
			Fターム(参	考) 2H0	93 NCO3 NC16 ND3	9 ND49	
				500	06 BB11 BC13 BF1	4 BF25 BF27	
					BF32 BF37 BF4	3 BF46 FA47	

## (54) 【発明の名称】 電源装置

## (57)【要約】

【課題】 正確な値の安定した電圧を低消費電力で生成する。

【解決手段】 分圧回路23が生成する分圧電圧Vd1~Vd4のそれぞれを、P型駆動のオペアンプ241P~244PとN型駆動のオペアンプ241P~244P、241N~244Nの各対の出力端は、対応するトランジスタTr1~T8を介して共通の出力端子T1~T4に接続されている。トランジスタ制御回路245は、オペアンプ241P~244P、241N~244Nとの各対に接続された2つのトランジスタTr1~Tr8を交互にオン・オフして、P型駆動のオペアンプ241P~244Pの出力電圧とN型駆動のオペアンプ241P~244Nの出力電圧とを交互に選択して端子T1~T4から出力する。



1

#### 【特許請求の範囲】

【請求項1】供給された電圧から複数の電圧を発生する 電圧発生手段と、

Nチャネル電界効果トランジスタから構成され、前記電 圧発生手段から発生された電圧を増幅する第1の増幅素 子と前記第1の増幅素子と電流路が直列に接続された第 1のスイッチとから構成される第1の増幅同路と、Pチャネル電界効果トランジスタから構成され、前記電圧発 生手段から発生された電圧を増幅する第2の増幅素子と 前記第2の増幅素子と電流路が直列に接続された第2の スイッチとから構成される第2の増幅回路とが、前記電 圧発生手段と出力端との間に並列に接続されてなる増幅 手段と

前記第1のスイッチと前記第2のスイッチとを交互にオンまたはオフすることにより、前記第1の増幅回路と前記第2の増幅回路との出力電圧を交互に切り替えて出力するスイッチ制御回路と、

を備えた、ことを特徴とする電源装置。

【請求項2】前記スイッチ制御回路は、前記第1のスイッチと前記第2のスイッチの両方をオフさせた後に、前 20 記第1のスイッチと前記第2のスイッチのオンまたはオフを切り替える制御手段を備えていることを特徴とする請求項1に記載の電源装置。

【請求項3】前記電圧発生手段は、直列接続された複数の抵抗と、前記複数の抵抗の接続点から導出された出力端とを備えた抵抗型分圧回路からなることを特徴とする 請求項1または2に記載の電源装置。

【請求項4】前記電圧発生手段は、複数の容量素子と、前記複数の容量素子の接続点から導出された出力端と、前記複数の容量素子の接続状態を順次切り替えることにより前記複数の容量素子に異なる電圧に充電させる容量素子型分圧回路からなることを特徴とする請求項1または2に記載の電源装置。

【請求項5】前記電圧発生手段は、直列接続された複数の容量素子と、前記複数の容量素子の接続点から導出された出力端と、前記容量素子に所定の電荷を順次分配して蓄積させる手段とからなる容量分配型の昇圧回路であることを特徴とする請求項1または2に記載の電源装置。

【請求項6】前記分圧回路は供給された電圧を複数の分 圧電圧に分圧して出力し、

前記増幅手段は前記分圧回路により分圧された複数の分 圧電圧に対応して複数配されている、ことを特徴とする 請求項3または4に記載の電源装置。

#### 【発明の詳細な説明】

# [0001]

【発明の風する技術分野】この発明は、表示素子の電源 装置に関し、特に、表示素子を駆動するための駆動電圧 として正確な値の電圧を低消費電力で生成する表示素子 の電源装置に関する。 [0002]

【従来の技術】液晶表示装置の電源装置は、例えば4つの駆動電圧を生成する場合、図5に示すように、電源電圧VDDを分圧抵抗R1~R4により分圧し、インピーダンス変換回路によりインピーダンス変換し、駆動電圧VA~VDとして出力する。

2

【0003】インピーダンス変換回路を構成しているオペアンプには、図6(a)に示すり型半導体トランジスタから構成されるり型駆動のオペアンプと、図6(b)10に示すN型半導体トランジスタから構成されるN型駆動のオペアンプとがある。

【0004】しかし、P型、N型駆動のオペアンプから 構成されるインピーダンス変換回路の出力電圧は、それ ぞれ電源電圧、グランド電圧に偏倚した電圧を出力する 傾向がある。このため、表示素子の駆動電圧として正確 な値の電圧を得るためには、P型、N型駆動のオペアン プの差動増幅回路のグランド電圧側、または電源電圧側 に流す電流を多めにしなくてはならず、消費電流が増大 するという欠点があった。

20 【0005】また、電源電圧に偏倚した電圧を出力する P型駆動のオペアンプとグランド電圧に偏倚した電圧を 出力するN型駆動のオペアンプとを一つの対にして出力 端を共通に接続することにより、P型駆動のオペアンプ とN型駆動のオペアンプそれぞれの出力電圧を平均化す ることにより、安定した正確な値の出力電圧を得ようと する方法が考えられている。この場合、P型とN型駆動 のオペアンプの動作特性から、図7に示すように、一対 のP型駆動のオペアンプの入力端とN型駆動のオペアン プの入力端間に微少抵抗81~84を接続することによ 30 り、P型駆動のオペアンプの入力電位をP型駆動のオペ アンプの入力電位より若干低くし、P型駆動のオペアンプとN型駆動のオペアンプそれぞれの動作の安定化が図 られている。

[0006]

【発明が解決しようとする課題】しかし、図7に示す電源装置は、P型駆動のオペアンプとN型駆動のオペアンプそれぞれの入力端間に接続された微少抵抗81~84により入力端に電位差が有るため、出力端の電圧にも電位差が生じ、P型駆動のオペアンプまたはN型駆動のオペアンプの動作に応じて出力電圧にリプルが発生する。また、一対のP型駆動のオペアンプとN型駆動のオペアンプの動作特性のバラツキによりそれぞれの出力電圧のうち、P型のオペアンプの出力電圧の方がN型駆動のオペアンプの出力電圧より高くなってしまうという電圧逆転現象が発生し、直流電流が増加する。

【0007】したがって、従来の電源装置では、その電源装置自体の消費電力が大きく、所望の安定化された駆動電圧を低消費電力で出力することができないという問題があった。本発明は、上記実状に鑑みてなされたもので、表示素子を駆動するための駆動電圧を安定した正確

:3

な値で、且つ、低消費電力で生成する電源装置を提供することを目的とする。

#### [0008]

【課題を解決するための手段】上記目的を達成するた め、この発明の電源装置は、供給された電圧から複数の 電圧を発生する電圧発生手段と、Nチャネル電界効果ト ランジスタから構成され、前記電圧発生手段によりされ たされた電圧を増幅する第1の増幅素子と前記第1の増 幅素子と電流路が直列に接続された第1のスイッチとか ら構成される第1の増幅回路と、Pチャネル電界効果ト ランジスタから構成され、前記電圧発生手段により発生 された電圧を増幅する第2の増幅素子と前記第2の増幅 素子と電流路が直列に接続された第2のスイッチとから 構成される第2の増幅回路と、が、前記電圧発生手段と 出力端との間に並列に接続されてなる増幅手段と、前記 第1のスイッチと前配第2のスイッチとを交互にオンま たはオフすることにより、前記第1の増幅回路と前記第 2の増幅回路との出力電圧を交互に切り替えて出力する スイッチ制御回路と、を備えた、ことを特徴とする。

【0009】この構成によれば、第1の増幅回路と第2 の増幅回路は、電圧発生手段から供給される同一の電圧 を増幅し、それぞれが増幅した電圧を交互に出力する。 このため、第1の増幅回路と第2の増幅回路とが並列接 続されてなる増幅手段の出力は、第1の増幅回路からの 出力電圧と第2の増幅回路からの出力電圧とを平均化し た電圧を出力する。従って、この電源装置は、従来の電 源装置と比較して表示素子駆動用の電圧を安定した正確 な値で生成することができる。この発明の電源装置にお いて、前記スイッチ制御回路は前記第1のスイッチと前 記第2のスイッチの両方をオフさせた後に、前記第1の スイッチと前記第2のスイッチのオンまたはオフを切り 替える制御手段を備えるのが望ましい。この場合、第1 の増幅回路と第2の増幅回路の出力端が同一のタイミン グで接続されることがないため、図7に示す電源装置に おける電圧逆転現象が発生しない。従って、電源装置自 体の消費電流を著しく低下させることができる。

【0010】この電源装置の電圧発生手段としては、直列接続された複数の抵抗と、前記複数の抵抗の接続点から導出された出力端とからなる抵抗分割型分圧回路、あるいは、直列接続された複数の容量素子と、前記複数の容量素子の接続状態を順次切り替えることにより前記複数の容量素子に異なる電圧に充電させる容量素子型的ないできる。また、前記電圧発生手段は、直列接続された複数の容量素子と、前記電圧発生手段は、直列接続された複数の容量素子と、前記容量素子の接続点から導出された出力端と、前記容量素子の超荷を順次分配する手段とからなる容量分配容量素子の超荷を順次分配する手段とからなる容量分配容量の分圧回路にも適用することができる。特に、前記容量型の分圧回路あるいは昇圧回路を用いることにより、複数の電圧を発生させる回路部分に貫通電流が流れないの

で、消費電流を一層低下させることができる。 さらに、 前記分圧回路は供給された電圧を複数の分圧電圧に分圧 して出力し、前記増幅手段は前記分圧回路により分圧さ れた複数の分圧電圧に対応して複数配されていてもよ

# [0011]

い。

【発明の実施の形態】以下、本発明の実施の形態に係る 電源装置を4つの駆動電圧により駆動する液晶表示装置 に適用した場合を例として図面を参照しつつ説明する。 10 本発明の実施の形態に係る液晶表示装置は、図1に示す ように、表示パネル1、電源装置2、行ドライバ3、列 ドライバ4、制御装置5から構成される。液晶表示パネ ル1は、対向して配置された第1の基板と第2の基板 と、第1の基板に行方向に配置された複数の走査電極1 1と、第2の基板に列方向に配置された複数の信号電極 13と、両基板間に封止された液晶とを備え、走査電極 11と信号電極13の交点で定義される複数の画素によ り画像を表示する。

【0012】電源装置2は、図2に示すように、昇圧回路21、増幅回路22、分圧回路23、出力回路24から構成され、液晶表示パネル1を駆動するための駆動電圧V4、V3、V2、V1(V4>V3>V2>V1)と、接地電圧V0(V1>V0)を生成し、行ドライバ3及び列ドライバ4に供給する。

【0013】昇圧回路21は、電源電圧VDDを出力する電源21a、電源21aから出力された電源電圧VDDを昇圧して出力する昇圧部21b及び昇圧部21bから出力された電圧を平滑化する平滑用コンデンサ21cから構成され、平滑化された昇圧電圧Vpを増幅回路2302に供給する。

【0014】増幅回路22は、オペアンプ22aと抵抗Ra、Rbから構成され、昇圧回路21から供給される昇圧電圧Vpをオペアンプ22aの電源として、外部から供給される基準電圧Vrefをほぼ(Ra+Rb)/Rb倍に増幅し、増幅した増幅電圧Vd4を分圧回路23に供給する。

【0015】分圧回路23は、抵抗R1~R4の直列回路から構成され、増幅回路22から供給された増幅電圧Vd4を抵抗R1~R4により分圧し、分圧電圧Vd140~Vd4を出力回路24に供給する。

【0016】出力回路24は、図2に示すように、P型駆動のオペアンプ241P~244P、N型駆動のオペアンプ241N~244N、トランジスタTr1~Tr8、トランジスタ制御回路245及びインバータ246~249から構成される。

【0017】P型駆動のオペアンプ241P~244Pは、分圧回路23から供給される分圧電圧Vd1~Vd4のうち、対応する分圧電圧Vd1~Vd4を約1倍に増幅して出力する。また、P型駆動のオペアンプ241 50 P~244Pに一対一に対応してN型駆動のオペアンプ ٠,٠٠٠,

241N~244Nが配置されている。N型駆動のオペアンプ241N~244Nは、分圧回路23から供給される分圧電圧Vd1~Vd4のうち、対応する分圧電圧 Vd1~Vd4を約1倍に増幅して出力する。

【0018】トランジスタ制御回路245は、高周波数(例えば100KHz)のクロック信号をクロックラインCLに印加する。トランジスタTr1~Tr8は、例えば、nチャネル電界効果トランジスタから構成されている。トランジスタTr1~Tr8のうち、トランジスタTr1,Tr3,Tr5,Tr7は、電流路の一端(ドレイン)が対応するオペアンプ241P~244Pの出力端に接続され、そのゲートがクロックラインCLに接続されている。一方、トランジスタTr2,Tr4、Tr6、Tr8は、電流路の一端(ドレイン)が対応するオペアンプ241N~244Nの出力端に接続され、他端(ソース)が対応する端子T1~T4に接続され、他端(ソース)が対応する端子T1~T4に接続され、他端(ソース)が対応する端子T1~T4に接続され、そのゲートがインバータ246~249の出力端に接続されている。

【0019】インバータ246~249は、その入力端がクロックラインCLに接続され、クロックラインを介してトランジスタ制御回路245から供給されるクロック信号のレベルを反転してトランジスタTr2, Tr4, Tr6, Tr8に供給する。

【0020】図1の行ドライバ3は、液晶表示パネル1の走査電極11に接続され、電源装置2から供給される複数の駆動電圧から走査電圧を生成し、制御装置5からのタイミング制御信号に従って選択した走査電極11に順次走査電圧を印加する。

【0021】列ドライバ4は、液晶表示パネル1の信号 電極13に接続され、電源装置2から供給される複数の 駆動電圧から信号電圧を生成し、制御装置5からのタイ ミング制御信号に従って信号電極13に信号電圧を印加 する。

【0022】制御装置5は、行ドライバ3及び列ドライバ4の動作全体を制御する。例えば、行ドライバ3と列ドライバ4に走査電圧と信号電圧を出力するためのタイミング信号を供給する。

【0023】次に、このように構成された液晶表示装置の動作を説明する。図2の電源装置2の電源21aから出力された電源電圧VDDは、昇圧部21bにより昇圧され、且つ、平滑用コンデンサ21cにより平滑化され、昇圧電圧Vpとして増幅回路22に供給される。増幅回路22は、昇圧回路21から供給される昇圧電圧Vpをオペアンプ22aの電源として、外部から供給される基準電圧Vrefを(Ra+Rb)/Ra倍に増幅し、増幅電圧Vd4として分圧回路23は、増幅回路22から供給された増幅電圧Vd4を抵抗R1~R4により分圧し、分圧電圧Vd1~Vd4として出力回路24に供給する。

【0024】図2の出力回路24のトランジスク制御回路245は、高周被数(例えば、100KHz)のクロック信号をクロックラインCLに印加し、トランジスタTrl~Tr8のオン・オフを制御する。これにより、一対のP型駆動のオペアンプ241P~244Pの出力電圧とN型駆動のオペアンプ241N~244Nの出力電圧とを交互に端子Tl~T4から出力する。

65

【0025】例えば、分圧電圧Vd3を増幅する一対の P型駆動のオペアンプ243PとN型駆動のオペアンプ 10243Nは、それぞれ、クロック信号により交互にオン されるトランジスタTr3とTr4を介して交互に端子 T3から電圧を出力する。

【0026】前述したように、P型駆動のオペアンプ243Pの出力電圧は電源電圧側に偏倚して高くなる傾向があり、N型駆動のオペアンプ243Nはグランド電圧側に偏倚して低くなる傾向がある。しかし、一対のP型駆動のオペアンプ243PとN型駆動のオペアンプ243Nは、高周波数のクロック信号により高速、且つ、交互にオンされるトランジスタTr3とTr4を介して端子T3から高速、且つ、交互に電圧を出力する。このため、P型駆動のオペアンプ243Pの出力電圧とN型駆動のオペアンプ243Nの出力電圧とが平均化された電圧が駆動電圧V3として端子T3から出力される。

【0027】行ドライバ3は、制御装置5から供給されたタイミング信号に従って、接地電圧V0と駆動電圧V1~V4の中から適切な走査電圧を選択し、選択状態の走査電極11にあらかじめ定められた波形の選択信号を、非選択状態の走査電極11にあらかじめ定められた波形の非選択信号を、それぞれ印加する。

「【0028】列ドライバ4は、供給された画像信号に従って、接地電圧V0と駆動電圧V1~V4の中から適切な信号電圧を選択し、制御装置5からのタイミング信号に従って選択した信号電圧を各信号電極13に印加する。

【0029】このようにして、液晶表示パネル1の選択 状態の走査電極11と信号電極13との交点で定義され る画素に画像信号に従った画像を表示する。

【0030】上述したように、この発明の電源装置は、一対のP型駆動のオペアンプの出力電圧とN型駆動のオペアンプの出力電圧とN型駆動のオペアンプの出力電圧とを高速に切り替えて出力することにより、一対のP型駆動のオペアンプの出力電圧とを平均化した電圧を駆動電圧として出力する。このため、この電源装置は、従来の電源装置と比較して表示素子を駆動するための駆動電圧を正確な電圧値を出力する。

【0031】また、この発明の電源装置によれば、トランジスタTrl, Tr3, Tr5, Tr7とTr2, Tr4, Tr6, Tr8とを交互に切り替えているので、並列的に接続された一対のP型駆動のオペアンプとN型 50 駆動のオペアンプの間で、電圧逆転現象が生じることが

なく消費電力を抑えることができる。

【0032】さらに、この電源装置によれば、図7に示す電源装置の微少抵抗がないため、図7の電源装置と比較して、リプルの少ない安定した駅動電圧を得ることができる。このため、走査電極11および信号電極13により降下した駆動電圧に対するリプルの割合が従来の電源装置と比較して小さいため、比較的大きな表示素子を駆動することが可能である。

【0033】なお、この発明は、上記実施の形態に限定されず、種々の変形及び応用が可能である。例えば、この実施の形態では、一対のN型オペアンプとP型オペアンプを4つ用いて4つの駆動電圧を得た。しかし、一対のN型オペアンプとP型オペアンプの数を必要とする駆動電圧の数だけ用いることにより、必要な数の駆動電圧を得ることができる。

【0034】また、上記説明では、トランジスタ制御回路245から出力されるクロック信号の周波数は100 KHzであった。しかし、一対のP型駆動のオペアンプの出力電圧とN型駆動のオペアンプの出力電圧とが平均化された電圧が安定して出力回路24から出力されるならば、クロック信号の周波数は100KHzに限定されず任意に変更可能である。

【0035】また、上記説明では、トランジスタTr1~Tr8はnチャネル電界効果トランジスタから構成されていた。しかし、トランジスタTr1~Tr8の構成は、一対のP型駆動のオペアンプの出力電圧とN型駆動のオペアンプの出力電圧とが平均化された電圧が安定して出力回路24から出力されるのであれば、任意に変更可能である。例えば、トランジスタTr1~Tr8は、Pチャネル電界効果トランジスタから構成されてもよく、リレースイッチでもよい。

【0036】なお、図2の出力回路24のP型駆動オペアンプ244PとN型駆動オペアンプ244N及びトランジスタTr1とTr2から構成される回路は、分圧回路23から供給される分圧電圧Vd4が十分安定しているならば、設けなくてもよい。

【0037】P型駆動のオペアンプ241P~244Pに接続されたトランジスタTr1, Tr3, Tr5, Tr7とN型駆動のオペアンプ241N~244Nに接続されたトランジスタTr2, Tr4, Tr6, Tr8とは、一旦全てをオフさせた後に、オンさせることが望ましい。即ち、トランジスタTr1, Tr3, Tr5, Tr7を完全にオフさせた後に、トランジスタTr2, Tr4, Tr6, Tr8をオンさせ、トランジスタTr2, Tr4, Tr6, Tr8を完全にオフさせた後に、トランジスタTr2 せた後に、トランジスタTr1, Tr3, Tr5, Tr7をオンさせる動作を繰り返すように制御することが望ましい。

【0038】このような動作にすれば、一対のP型駆動 のオペアンプ241P~244Pの出力端とN型駆動の オペアンプ241N~244Nの出力端が端子T1~T 50 4に同一のタイミングで接続されることがないため、電 圧逆転現象の発生をより確実に抑制することができる。 従って、電源装置自体の消費電流をより低下させること ができる。

×

【0039】この制御動作を実現するためには、例え ば、2本のクロックラインを用い、一方のクロックライ ン(以降、クロックラインCL1)にトランジスタTェ 1, Tr3, Tr5, Tr7のゲートを接続し、他方の クロックライン(クロックラインCL2)にトランジス タTr2, Tr4, Tr6, Tr8のゲートを接続す る。トランジスタ制御回路245は、例えば、クロック ラインCL1にハイレベルのパルス(オン制御信号)を 印加し、これを完全にオフしてから、クロックラインC L2にハイレベルのパルスを印加し、これを完全にオフ してから、クロックラインCL1にハイレベルのパルス を印加する。このような構成によれば、簡単な構成で、 トランジスタTr1, Tr3, Tr5, Tr7のオンと トランジスタTr2, Tr4, Tr6, Tr8のオンと の間に、全てのトランジスタをオフさせることができ る。但し、このような構成に限定されず、任意の構成を 採用可能である。

【0040】図2に示す電源装置2の分圧回路23は、抵抗R1~R4を貫通電流が常時流れてしまい、消費電力が大きい。貫通電流を低減するためには、コンデンサを用いる分圧回路が有効である。コンデンサを用いた分圧回路としては、コンデンサの直列回路から構成される分圧回路を使用することも可能であるが、例えば、図3に示す分圧回路63を採用してもよい。なお、図3において、電源装置の昇圧回路21、増幅回路22及び出力30回路24は、図2に示す構成と実質的に同一の構成である。

【0041】図3に示す分圧回路63は、出力回路24に分圧電圧を出力するための電荷を蓄える電荷蓄積用コンデンサC1~C3と、増幅回路22から供給される増幅電圧Vd4により電荷が充電され、電荷蓄積用コンデンサC1~C3に充電する電荷を運搬する電荷運搬用コンデンサCC1と、電荷蓄積用コンデンサC1~C3と電荷運搬用コンデンサCC1と、電荷蓄積用コンデンサC1~C3と電荷運搬用コンデンサCC1の接続関係を切り替えるスイッチSW1~SW8と、スイッチSW1~SW8のオイッチSW1~SW8と、スイッチSW1~SW8のオイッチSW1~SW8と、スイッチSW1~SW8のオイッチSW1~SW8のオイッチSW1~SW8と、スイッチSW1~SW8のオイッチN御回路631とを備える。

【0042】分圧用スイッチ制御回路631は、まず、スイッチSW1とSW2をオンし、SW3~SW8をオフして、電荷運搬用コンデンサCC1と電荷蓄積用コンデンサC3とを直列に接続して、電圧Vd4で充電する。次に、スイッチSW7とSW8をオンし、SW1~SW6をオフして、電荷運搬用コンデンサC1を電荷蓄積用コンデンサC1に並列に接続し、電荷蓄積用コンデンサC1を充電する。

50 【0043】次に、スイッチSW5とSW6をオンし、

SW1~SW4, SW7, SW8をオフして、電荷運搬用コンデンサCC1を電荷蓄積用コンデンサC1に直列に接続し、且つ、電荷蓄積用コンデンサC2を電荷運搬用コンデンサCC1と電荷蓄積用コンデンサC1の直列回路に並列に接続し、電荷蓄積用コンデンサC2を充電する。

【0044】次に、スイッチSW3とSW4をオンし、 SW1、SW2、SW5~SW8をオフして、電荷運搬 用コンデンサCC1を電荷蓄積用コンデンサC2に直列 に接続し、且つ、電荷蓄積用コンデンサC3を電荷運搬 用コンデンサCC1と電荷蓄積用コンデンサC2の直列 回路に並列に接続し、電荷蓄積用コンデンサC3を充電 する。

【0045】このような、スイッチSW1~SW8のオン・オフの切り替え動作を高速に繰り返すことにより、電荷蓄積用コンデンサC1、C2、C3は次第に充電され、安定した電位に保たれる。そして、電荷蓄積用コンデンサC1、C2、C3に充電された電圧として分圧電圧Vd1~Vd4が出力回路24に出力される。

【0046】出力回路24のトランジスタ制御回路245は、前述したように、トランジスタTr1~Tr8をオン・オフする動作を100KHz程度の高周波数で繰り返す。これにより、一対のP型駆動のオペアンプ241P~244Pの出力電圧とN型駆動のオペアンプ241N~244Nの出力電圧とが平均化され、所望の駆動電圧V11~V14が端子T1~T4か5出力される。

【0047】このような構成によれば、電源装置は、複数の電荷蓄積用コンデンサC1~C3に電荷運搬用コンデンサCC1に充電された電圧を分配することにより、増幅電圧Vd4を分圧して複数の分圧電圧Vd1~Vd4を生成する。このため、図2の構成の電源装置2と比較して、図2の分圧抵抗R1~R4を貫通して流れる電流をなくすことができ、消費電流を低減することができる。

【0048】また、一対のP型駆動のオペアンプの出力 電圧とN型駆動のオペアンプの出力電圧とを高速に切り 替えて出力することにより、一対のP型駆動のオペアン プの出力電圧とN型駆動のオペアンプの出力電圧とを平 均化した電圧を駆動電圧として出力する。このため、こ の発明の電源装置は、従来の電源装置と比較して表示素 子を駆動するための駆動電圧を正確な値で出力すること ができる。

【0049】上記説明では、電源装置2は、供給された 電圧を分圧して複数の電圧を生成して出力回路24に出 力したが、分圧回路23を用いず、昇圧回路により複数 の電圧を生成し、出力回路に直接出力することも可能で ある。

【0050】この場合、電源装置は、例えば、図4に示すように、供給された電源電圧VDDを昇圧した複数の電圧を発生する昇圧回路71と、昇圧回路71から供給さ

れた昇圧電圧を約1倍に増幅して駆動電圧として出力する出力回路72から構成される。図示するように、出力 回路72は、図2に示す出力回路24に加えて、P型駆動のオペアンプ240Pと、N型駆動のオペアンプ24 0Nと、トランジスタTr9, Tr10と、インバータ 250とを備える。

【0051】昇圧回路71は、出力回路72に昇圧電圧を出力するために電荷を蓄える昇圧用コンデンサC11 ~C14に電荷を供 20 給する電荷搬送コンデンサCC2、昇圧用コンデンサC11~C14と電荷搬送コンデンサCC2の接続関係を切り替えるスイッチSW11~SW18及びスイッチSW11~SW18のオン・オフを制御する昇圧用スイッチ制御回路711から構成され、電源電圧VDDを昇圧した電圧V21~V24 (V24>V23>V22>)と電圧VddとV21 (V22>VDD>V21)を出力する。

【0052】昇圧用スイッチ制御回路711は、まず、スイッチSW11とSW12をオンし、電源電圧VDDと 基準電圧V21(=0V)を電荷搬送コンデンサCC2 に印加し、電荷搬送コンデンサCC2がほぼVDD-V2 1に充電される。

【0053】昇圧用スイッチ制御回路711は、次に、スイッチSW11とSW12をオフし、スイッチSW13とSW14をオンし、電荷搬送コンデンサCC2と昇圧用コンデンサC11の直列回路に昇圧用コンデンサC11の両端の電圧はVDD-V21であり、昇圧用コンデンサC12は、ほぼ2・(VDD-V21)で充電される。

30 【0054】次に、昇圧用スイッチ制御回路711は、スイッチSW13とSW14をオフし、スイッチSW15とSW16をオンし、電荷搬送コンデンサCC2と昇圧用コンデンサC12の直列回路に昇圧用コンデンサC13を並列に接続す。従って、昇圧用コンデンサC13は、ほぼ3・(VDD-V21)で充電される。

【0055】次に、昇圧用スイッチ制御回路711は、スイッチSW15とSW16をオフし、スイッチSW17とSW18をオンする。これにより、電荷搬送コンデンサCC2と昇圧用コンデンサC13の直列回路に昇圧用コンデンサC14が並列に接続される。従って、昇圧用コンデンサC14は、ほぼ4・(VDD-V21)で充電される。

【0056】このような動作を繰り返すことにより、昇圧用コンデンサC11~C14は、次第に充電され、安定した電位に保たれる。そして、昇圧用コンデンサC11~C14に充電された電圧として、昇圧電圧(Vdd、Vp1~Vp4)が出力回路72に出力される。

【0057】出力回路72のトランジスタ制御回路24 5は、トランジスタTrl~Trl0をオン・オフする 50 動作を100KHz程度の高周波数で繰り返す。これに より、一対のP型駆動のオペアンブの出力電圧とN型駆 動のオペアンプの出力電圧とが平均化され、所望の駆動 電圧V21~V24、Vddが出力される。

【0058】このような構成によれば、電源装置は、供 給された電源電圧VDDを複数の電圧に昇圧し、分圧回路 を介さずに、昇圧電圧(Vp1~Vp4、Vpd)を出 力回路72に直接出力する。このため、図2の構成の電 源装置2と比較して、分圧回路を省略することができる ため、回路の構成を簡素化することができる。さらに、 この電源装置は、図2の電源装置2の抵抗R1~R4に 10 常時流れる貫通電流がないため、図2の電源装置と比較 して消費電力を低下させることができる。

【0059】また、一対のP型駆動のオペアンプの出力 電圧とN型駆動のオペアンプの出力電圧とを高速に切り 替えて出力することにより、一対のP型駆動のオペアン プの出力電圧とN型駆動のオペアンプの出力電圧とを平 均化した電圧を駆動電圧として出力する。このため、こ の発明の電源装置は、従来の電源装置と比較して表示素 子を駆動するための駆動電圧を正確な値で出力すること ができる。

【0060】また、この発明の電源装置は、液晶表示素 子の電源装置に限定されず、PDP(プラズマディスプ レイ)、EL(エレクトロルミネッセンス)パネル、F ED(フィールドエミッションディスプレイ)等を駆動 するための駆動電圧を出力する電源装置として広く適用 可能である。

#### [0061]

【発明の効果】以上説明したように、本発明の電源装置 によれば、一対のP型駆動のオペアンプの出力電圧とN 力することにより、一対のP型駆動のオペアンプの出力 電圧とN型駆動のオペアンプの出力電圧とを平均化した 電圧を駆動電圧として出力する。このため、この電源装 置は、従来の電源装置と比較して表示案子を駆動するた めの駆動電圧を正確な値で、且つ、低消費電力で出力す ることができる。

#### 【図面の簡単な説明】

【図1】この発明の実施の形態にかかる液晶表示装置の 構成を説明するためのプロック図である。

【図2】図1の電源装置の構成を示すブロック図であ

【図3】図2の電源装置の変形例を示すプロック図であ

【図4】図2の電源装置の変形例を示すプロック図であ

【図5】従来の電源装置の構成を示す図である。

【図6】(a)はP型駆動のオペアンプの回路図であ り、(b)はN型駆動のオペアンプの回路図である。 【図7】従来の電源装置の構成を示す図である。

【符号の説明】

1…表示パネル、2…電源装置、3…行ドライバ、 20 4…列ドライバ、5…制御装置、21…昇圧回路、 22…增幅回路、23…分圧回路、24出力回路、6 3 … 分圧回路、 7 1 … 昇圧回路、 7 2 … 出力回路、 81~84…微少抵抗、85~88…分圧抵抗、21 a・・・電源、21b・・・昇圧部、21c・・・平滑用コンデ ンサ、22a…オペアンプ、240P~244P…P 型駆動のオペアンプ、240N~244N・・・N型駆動 のオペアンプ、245…トランジスタ制御回路、24 6~250…インバータ、711…昇圧用スイッチ制 御回路、SW1~SW18・・・スイッチ、T0~T4・・・ 型駆動のオペアンプの出力電圧とを高速に切り替えて出 30 端子、CC1・・・電荷運搬用コンデンサ、CC2・・・電荷 搬送コンデンサ、C1~C14··・電荷蓄積用コンデン

